EXPRESS MAIL NO. <u>EL 756 225 321 US</u>

DATE OF DEPOSIT _____/ 0/23/01

Our File No. 9281-4195 Client Reference No. CK US01026

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:)
Ken Kawahata et al.)
Serial No. To Be Assigned)
Filing Date: Herewith)
For:	Shift Register Circuit Including First Shift Register Having Plurality Of Stages Connected In Cascade And Second Shift Register Having More Stages))))

SUBMISSION OF CERTIFIED COPY OF PRIORITY DOCUMENT

Commissioner for Patents Washington, D.C. 20231

Dear Sir:

Transmitted herewith is a certified copy of priority document Japanese Patent Application Nos. 2000-324496, filed October 24, 2000, and 2001-208160, filed July 9, 2001 for the above-named U.S. application.

Respectfully submitted,

Gustavo Siller, Jr. Registration No. 32,305

Attorney for Applicants

BRINKS HOFER GILSON & LIONE P.O. BOX 10395 CHICAGO, ILLINOIS 60610 (312) 321-4200



日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 7月 9日


出願番号 Application Number:


特願2001-208160

出 願 人
Applicant(s):

アルプス電気株式会社


CERTIFIED COPY OF PRIORITY DOCUMENT





2001年 8月31日

特 許 庁 長 官 Commissioner, Japan Patent Office 及川耕



特2001-208160

【書類名】

特許願

【整理番号】

J89478B1

【提出日】

平成13年 7月 9日

【あて先】

特許庁長官 殿

【国際特許分類】

G09G 3/36

【発明の名称】

シフトレジスタ回路、表示装置およびイメージセンサ

【請求項の数】

11

【発明者】

【住所又は居所】 東京都大田区雪谷大塚町1番7号 アルプス電気株式会

社内

【氏名】

川畑 賢 .

【発明者】

【住所又は居所】

東京都大田区雪谷大塚町1番7号 アルプス電気株式会

社内

【氏名】

山田 幸光

【特許出願人】

【識別番号】

000010098

【氏名又は名称】 アルプス電気株式会社

【代理人】

【識別番号】

100064908

【弁理士】

【氏名又は名称】

志賀 正武

【選任した代理人】

-【識別番号】

100108578

【弁理士】

【氏名又は名称】

髙橋 詔男

【選任した代理人】

【識別番号】

100089037

【弁理士】

【氏名又は名称】 渡邊 隆

【選任した代理人】

【識別番号】 100101465

【弁理士】

【氏名又は名称】 青山 正和

【選任した代理人】

【識別番号】 100094400

【弁理士】

【氏名又は名称】 鈴木 三義

【選任した代理人】

【識別番号】 100107836

. 【弁理士】

【氏名又は名称】 西 和哉

【選任した代理人】

【識別番号】 100108453

【弁理士】

【氏名又は名称】 村山 靖彦

【先の出願に基づく優先権主張】

【出願番号】 特願2000-324496

【出願日】

平成12年10月24日

【手数料の表示】

【予納台帳番号】

008707

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9704956

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 シフトレジスタ回路、表示装置およびイメージセンサ 【特許請求の範囲】

【請求項1】 縦続接続された複数の段を有する第1のシフトレジスタと、 この第1のシフトレジスタより多くの段を有する第2のシフトレジスタと を有し、

前記第2のシフトレジスタが有する段は、連続する段によって構成されるグループに分けられ、

前記第1のシフトレジスタが有する各段は、第2のシフトレジスタ内の各グループを構成する段に、クロック信号として、互いに位相が異なる、所定パルス数のみ連続するパルス列を出力する

ことを特徴とするシフトレジスタ回路。

【請求項2】 前記第1のシフトレジスタの入力端子には、有限のパルス数のみ連続するパルス列が入力される

ことを特徴とする請求項1に記載のシフトレジスタ回路。

【請求項3】 前記第1のシフトレジスタは、双方向性シフトレジスタである

ことを特徴とする請求項1に記載のシフトレジスタ回路。

【請求項4】 前記第2のシフトレジスタが、複数系列設けられている ことを特徴とする請求項2に記載のシフトレジスタ回路。

【請求項5】 前記第2のシフトレジスタが有する段の出力が、信号線と走査線とが交差した交差点付近にスイッチング素子が形成されたアクティブマトリクス回路の走査信号とされている

ことを特徴とする請求項1から4のいずれかに記載のシフトレジスタ回路。

【請求項6】 前記アクティブマトリクス回路および第2のシフトレジスタに含まれるMISトランジスタは、全て同一型のMISトランジスタによって構成されている

ことを特徴とする請求項5に記載のシフトレジスタ回路。

【請求項7】 前記アクティブマトリクス回路および第2のシフトレジスタ

に含まれるMISトランジスタは、全てアモルファスシリコンまたは多結晶シリコンを含む素材によって構成されている

ことを特徴とする請求項5に記載のシフトレジスタ回路。

【請求項8】 前記第2のシフトレジスタは、前記アクティブマトリクス回路と同一基板上に形成されている

ことを特徴とする請求項5に記載のシフトレジスタ。

【請求項9】 前記第2のシフトレジスタが有する各段は、端子として、

n相(nは2以上の整数)のクロック信号を入力するクロック入力端子と、

第2のシフトレジスタの入力端子または前段の出力端子から送られる信号を入力する入力端子と、

後段の入力端子または第2のシフトレジスタの出力端子へ送る信号を出力する 出力端子と

のみを有し、

前記各段は、前記クロック入力端子のうちのいずれかから、各段の状態を初期 化するための初期状態レベルを入力する

ことを特徴とする請求項2または4に記載のシフトレジスタ回路。

【請求項10】 請求項1から9のいずれかに記載のシフトレジスタ回路を備えたことを特徴とする表示装置。

【請求項11】 請求項1から9のいずれかに記載のシフトレジスタ回路を備えたことを特徴とするイメージセンサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、表示装置やイメージセンサに用いるシフトレジスタ回路に関し、特に、シフトレジスタにクロック信号を供給する回路に関する。

[0002]

【従来の技術】

図19は、従来のシフトレジスタ回路の一例を示す回路図である。このシフトレジスタ回路は、複数の段F'1、F'2、F'3、…、F'mが縦続接続され

た第1のシフトレジスタと、複数の段F1、F2、F3、…、Fnが縦続接続され、かつ、連続する3つの段が1つのグループを形成している第2のシフトレジスタとを有する。第2のシフトレジスタにおいては、例えば、段F1、F2、F3が、1つのグループGr1を形成している。

[0003]

第2のシフトレジスタには、ゲート回路Ge1、Ge2、Ge3、…、Gemを介して、3相のクロック信号 ϕ a、 ϕ b、 ϕ cが供給されるが、このクロック信号 ϕ a、 ϕ b、 ϕ cは、ゲート回路Ge1、Ge2、Ge3、…、Gemに、第1のシフトレジスタの出力S1、S2、S3、…、Smが入力されることにより、第2のシフトレジスタの各グループに選択的に供給される。このような選択的なクロック信号の供給は、シフトレジスタ回路の消費電力を低減させるためである。第2のシフトレジスタの出力G1、G2、G3、…、Gnは、表示装置等の駆動に用いられる。

[0004]

図20は、上記シフトレジスタ回路の動作を説明するためのタイミングチャートである。第1のシフトレジスタの初段F'1にスタートパルスSP'が入力されると、このパルスが、順次、次の段に伝達されて、まず信号S1が出力され、次に信号S2が出力され、さらに、次段以降からも、順次、信号S3、S4、…、Smが出力される。これらの信号S1、S2、S3、…、Smが、それぞれ、ゲート回路Ge1、Ge2、Ge3、…、Gemに入力され、これらのゲート回路Ge1、Ge2、Ge3、…、Gemは、信号S1、S2、S3、…、Smに応じて、3相のクロック信号φa、φb、φcのパルス列の中から、必要なパルスを選択する。例えば、ゲート回路Ge1は、クロック信号φ1a、φ1b、φ1 cを選択し、ゲート回路Ge2は、クロック信号φ2a、φ2b、φ2cを選択する。

[0005]

ゲート回路Ge1、Ge2、Ge3、…、Gemが選択したクロック信号は、それぞれ、第2のシフトレジスタの各グループに供給される。例えば、ゲート回路Ge1が選択したクロック信号 $\phi1a$ 、 $\phi1b$ 、 $\phi1c$ は、グループGr1に

供給され、グループGr1内の段F1、F2、F3に入力される。これと共に、第2のシフトレジスタの初段であるF1に、スタートパルスSPが入力される。すると、第2のシフトレジスタの段F1、F2、F3から、順次、信号G1、G2、G3が出力され、段F4以降からも、同様に、信号G4、G5、G6、…、Gnが出力される。

[0006]

【発明が解決しようとする課題】

しかし、上記の従来技術には、次のような問題がある。すなわち、上記の従来技術においては、第1のシフトレジスタの出力S1、S2、S3、…、Smをゲート回路Ge1、Ge2、Ge3、…、Gemに供給し、これらのゲート回路Ge1、Ge2、Ge3、…、Gemが、クロック信号φa、φb、φcを、第2のシフトレジスタのグループ毎に選択する。従って、第1のシフトレジスタと第2のシフトレジスタの間に、ゲート回路Ge1、Ge2、Ge3、…、Gemを介在させる必要があり、これにより、シフトレジスタ回路の回路規模が大きくなるという問題がある。

[0007]

また、表示装置と同一の基板(ガラス基板)上に、ゲート回路Ge1、Ge2、Ge3、…、Gemおよび第2のシフトレジスタを形成しようとすると、これらのゲート回路および第2のシフトレジスタ内のトランジスタは、アモルファスシリコンまたは多結晶シリコンを含む素材によって構成されることになる。アモルファスシリコンまたは多結晶シリコンを含む素材によって構成されたトランジスタに、常に電圧が印加されると、電圧ストレスによりトランジスタの特性劣化が引き起こされ、このトランジスタの信頼性が低下する場合がある。従って、このようなトランジスタには、極力電圧を印加しないことが重要である。上記の従来技術においては、ゲート回路Ge1、Ge2、Ge3、…、Gemが、常時、稼働状態となるので、これらのゲート回路内のトランジスタに、常に電圧が印加され、この電圧ストレスにより、トランジスタの信頼性が低下する場合がある。

[0008]

本発明は、上記の問題を解決するためになされたもので、第2のシフトレジス

タに選択的にクロック信号を供給し、消費電力を低減させると共に、回路規模も 小さく、また、トランジスタの信頼性が低下することもないシフトレジスタ回路 、表示装置およびイメージセンサを提供するものである。

[0009]

【課題を解決するための手段】

本発明のシフトレジスタ回路は、縦続接続された複数の段を有する第1のシフトレジスタと、この第1のシフトレジスタより多くの段を有する第2のシフトレジスタとを有し、前記第2のシフトレジスタが有する段は、連続する段によって構成されるグループに分けられ、前記第1のシフトレジスタが有する各段は、第2のシフトレジスタ内の各グループを構成する段に、クロック信号として、互いに位相が異なる、所定パルス数のみ連続するパルス列を出力することを特徴とする。

前記第1のシフトレジスタの入力端子には、有限のパルス数のみ連続するパルス列が入力されることが好ましい。

また、前記第1のシフトレジスタは、双方向性シフトレジスタであることが好ましい。

[0010]

上記構成によれば、第2のシフトレジスタにおける必要な段にのみクロック信号が供給され、低消費電力化が実現されると共に、第1のシフトレジスタが有する段の出力が、直接、第2のシフトレジスタに入力され、第1のシフトレジスタと第2のシフトレジスタとの間にゲート回路を介在させる必要がないので、シフトレジスタ回路全体での回路規模を小さくすることができる。

また、上記構成によれば、第2のシフトレジスタのグループ内の段が有するクロック入力端子が一系統にまとめられ、従って、各グループが一組のクロック入力端子をもつことになるので、第2のシフトレジスタのためのクロック信号の配線が、第2のシフトレジスタの全域に引き回されることがなくなる。これにより、第2のシフトレジスタ内のクロック信号の配線が短くなるので、配線容量や配線抵抗によるクロック信号の遅延を減らすことができる。

[0011]

前記第2のシフトレジスタは、複数系列設けられていることが好ましい。

上記構成によれば、複数系列設けられた第2のシフトレジスタが有する段の出力で、表示装置における奇数フィールドおよび偶数フィールドを駆動することができるので、上記のシフトレジスタ回路をインターレース駆動に用いることができる。また、奇数フィールドと偶数フィールドを切り替えるためにゲート回路を設ける必要がないので、回路規模を小さくすることができる。

[0012]

前記第2のシフトレジスタが有する段の出力は、信号線と走査線とが交差した 交差点付近にスイッチング素子が形成されたアクティブマトリクス回路の走査信 号とされていることが好ましい。

第2のシフトレジスタが有する段の出力がアクティブマトリクス回路の走査信号とされれば、すなわちアクティブマトリクス回路のゲートドライバまたはソースドライバを上記のシフトレジスタ回路で構成すれば、ゲートドライバまたはソースドライバの回路規模を小さくすることができる。

[0013]

前記アクティブマトリクス回路および第2のシフトレジスタに含まれるMISトランジスタは、全て同一型のMISトランジスタによって構成されていることが好ましい。

上記構成によれば、アクティブマトリクス回路および第2のシフトレジスタに含まれるMISトランジスタが、同一型のMISトランジスタによって構成されるので、製造プロセスが簡単になる。

[0014]

前記アクティブマトリクス回路および第2のシフトレジスタに含まれるMISトランジスタは、全てアモルファスシリコンまたは多結晶シリコンを含む素材によって構成されていることが好ましい。

アモルファスシリコンまたは多結晶シリコンを含む素材によって構成されたM I Sトランジスタに、常に電圧が印加されると、このM I Sトランジスタの信頼性が低下する場合がある。上記構成によれば、第2のシフトレジスタに含まれる M I Sトランジスタには、ほとんどの期間、電圧が印加されないので、信頼性低

下の問題が起きない。

[0015]

前記第2のシフトレジスタは、前記アクティブマトリクス回路と同一基板上に 形成されていることが好ましい。

第2のシフトレジスタと、アクティブマトリクス回路とを同一基板上に形成すれば、第2のシフトレジスタとアクティブマトリクス回路との間の配線を短くすることができる。同一基板上に形成するということは、同一の製造プロセスでMISトランジスタを形成することになるので、第2のシフトレジスタとアクティブマトリクス回路のMISトランジスタは同一型となり、素材も同じになる。

また、アクティブマトリクス回路(具体的には、表示装置等)は、一般にサイズが大きい。従って、第2のシフトレジスタと、アクティブマトリクス回路とを同一基板上に形成すれば、アクティブマトリクス回路のサイズに合わせて、第2のシフトレジスタのためのクロック信号の配線を長く引き回さなければならない。このとき、上記構成によれば、第2のシフトレジスタ内のクロック信号の配線が短くなるので、配線容量や配線抵抗によるクロック信号の遅延を減らすことができる。または、第2のシフトレジスタ内のクロック信号の配線が短くなるので、その分、この配線の線幅を縮小することができる。その結果、アクティブマトリクス回路が表示装置である場合には、表示部として用いることができない無効エリア(額縁の部分)を小さくすることができる。

[0016]

前記第2のシフトレジスタが有する各段は、端子として、n相(nは2以上の整数)のクロック信号を入力するクロック入力端子と、第2のシフトレジスタの入力端子または前段の出力端子から送られる信号を入力する入力端子と、後段の入力端子または第2のシフトレジスタの出力端子へ送る信号を出力する出力端子とのみを有し、前記各段は、前記クロック入力端子のうちのいずれかから、各段の状態を初期化するための初期状態レベルを入力することが好ましい。

上記構成によれば、第2のシフトレジスタの各段の状態を初期化するための初期状態レベルが、クロック入力端子のうちのいずれかから入力されるので、初期 状態レベルを供給するためだけの配線(例えば、接地ライン)が不要になる。従 って、第2のシフトレジスタに接続される配線が少なくなり、配線に必要な面積 を小さくすることができる。

また、アモルファスシリコンまたは多結晶シリコンを含む素材によって構成されたMISトランジスタに、常に同じ向きに電圧が印加されると、このMISトランジスタの信頼性が低下する場合がある。MISトランジスタに、常に初期状態レベルに固定された配線からではなく、電位が時々刻々変動するクロック入力端子のうちのいずれかから、初期状態レベルが入力されれば、このMISトランジスタに印加される電圧の向きが、時々刻々変動し、同じ向きに固定されることがない。従って、このMISトランジスタの信頼性が向上する。

[0017]

本発明の表示装置またはイメージセンサは、上記のシフトレジスタ回路を備えることを特徴とする。

[0.018]

【発明の実施の形態】

図1は、本発明の第1の実施形態におけるシフトレジスタ回路の構成図である。このシフトレジスタ回路は、複数の段F'1、F'2、F'3、…、F'mが 縦続接続された第1のシフトレジスタと、複数の段F1、F2、F3、…、Fnが縦続接続され、かつ、連続する6つの段が1つのグループを形成している第2のシフトレジスタとを有する。第2のシフトレジスタにおいては、例えば、段F1~F6がグループGr1を形成しており、段F7~F12がグループGr2を形成している。

[0019]

第2のシフトレジスタの各グループには、第1のシフトレジスタ内の連続する3つの段の出力端子から、3相のクロック信号が供給される。例えば、第2のシフトレジスタのグループG r 1 には、第1のシフトレジスタ内の連続する3つの段 F'1、F'2、F'3から出力されるクロック信号S 1、S 2、S 3が供給され、グループG r 2には、段 F'4、F'5、F'6から出力されるクロック信号S 4、S 5、S 6が供給される。

[0020]

1つのグループ内の各段が有する3つのクロック入力端子は、同相のものどうしが全て接続され、1つのグループに1組(3つ)設けられたクロック入力端子に接続されている。例えば、グループGr1内の各段が有する3つのクロック入力端子は、それぞれクロック信号ラインL1、L2、L3に接続され、これらのクロック信号ラインL1、L2、L3は、グループGr1に1組設けられたクロック入力端子T1、T2、T3に接続されている。クロック信号ラインL1、L2、L3は、他のグループのクロック信号ライン(例えば、グループGr2のクロック信号ラインL4、L5、L6)とは接続されていない。従って、1つのグループ内にあるクロック信号ラインが、第2のシフトレジスタ全体に引き回されることはない。

[0021]

グループ内のクロック信号ライン(例えば、グループGr1内のクロック信号ラインL1、L2、L3)は、具体的には、TFT基板(ガラス基板)上に形成される配線なので、配線抵抗が大きい。これに対し、第1のシフトレジスタから、第2のシフトレジスタの各グループに1組設けられたクロック入力端子(例えば、グループGr1に1組設けられたクロック入力端子T1、T2、T3)までの配線は、TCPにおける配線になるので、低抵抗配線材料を用いることができる。従って、配線抵抗によるクロック信号の遅延を少なくすることができる。

[0022]

図 2 は、上記シフトレジスタ回路の動作を説明するためのタイミングチャートである。第 1 のシフトレジスタの初段 F' 1 には、4 パルスのみが連続するスタートパルス SP' が入力される。このパルスが、順次、次の段に送られ、第 1 のシフトレジスタの各段 F' 1、F' 2、F' 3、…、F' mから、4 パルスのみが連続するクロック信号 S 1、S 2、S 3、…、S mが、異なる位相で出力される。クロック信号 S 1、S 2、S 3、…、S mは、第 2 のシフトレジスタにおける各グループに供給される。例えば、クロック信号 S 1、S 2、S 3 は、第 2 のシフトレジスタにおけるグループ S S 6 は S 6 は S 7 のシフトレジスタ S 7 のシフトレジスタ S 7 のかり S 7 のか

[0023]

第2のシフトレジスタのグループGr1に供給されたクロック信号S1、S2、S3は、グループGr1内の段F1~F6を駆動し、初段F1に1パルスのみ入力されるスタートパルスSPを、順次、次の段に送る。さらに、第2のシフトレジスタのグループGr2に供給されたクロック信号S4、S5、S6は、グループGr2内の段F7~F12を駆動し、このグループGr2の初段F7に入力される、グループGr1の最後段F6から出力された信号G6を、順次、次の段に送る。このような動作が、信号(パルス)が第2のシフトレジスタの最後段Fnに到達するまで繰り返される。

[0024]

第1のシフトレジスタの各段を、4パルスが連続する信号が通過した後は、各段が出力するクロック信号は全てLowレベルに固定される。例えば、4パルスが連続する信号が、第1のシフトレジスタの段F'1~F'3を通過した後は、段F'1~F'3が出力するクロック信号S1~S3は全てLowレベルに固定される。これと共に、クロック信号S1~S3を入力している第2のシフトレジスタのグループGr1内の段F1~F6においても、既にパルスが通過しているので、段F1~F6が出力する信号G1~G6は全てLowレベルに固定される。すなわち、パルスが通過した不要な段は休止状態とされるので、シフトレジスタ回路の消費電力が節約される。

[0025]

なお、例えば、クロック信号S1、S2、S3に含まれるパルスにおいて、第2のシフトレジスタのグループGr1の動作に必要なパルス、およびクロック信号S4、S5、S6に含まれるパルスにおいて、第2のシフトレジスタのグループGr2の動作に必要なパルスは、タイミングチャート中の波線で囲まれたパルスのみである。ただし、これ以外のパルスも、第2のシフトレジスタの動作に悪影響を与えることはない。

[0026]

図3は、上記実施形態におけるシフトレジスタ回路を、表示装置のクロック発生回路およびゲートドライバとして用いた例の構成図である。この表示装置においては、TFT基板(ガラス基板)1上に表示エリア2が形成され、この表示エ

リア2の横に、この表示エリア2内の走査線2aを駆動するゲートドライバ(第2のシフトレジスタ)3が形成されている。すなわち、表示エリア2と、ゲートドライバ(第2のシフトレジスタ)3とは、同一のTFT基板(ガラス基板)1上に、同一の製造プロセスで形成される。従って、表示エリア2内の走査線2aと信号線2bとの交点に形成されるMISトランジスタ2cと、ゲートドライバ(第2のシフトレジスタ)3内のMISトランジスタとは、同一型(例えば、Nチャネルトランジスタ)となる。また、MISトランジスタの素材も同一となり、ガラス基板上に形成されるので、アモルファスシリコンまたは多結晶シリコンを含む素材によって構成される。

[0027]

TFT基板(ガラス基板) 1 上に形成されたゲートドライバ(第2のシフトレジスタ) 3 には、TCP4上に設けられたクロック発生回路(第1のシフトレジスタ) 4 a からクロック信号 S 1、 S 2、 S 3、 …、 S mが供給される。また、ソースドライバ 5 は、表示エリア 2 内の信号線 2 b を駆動する。なお、上記実施形態における第2のシフトレジスタを、表示装置のソースドライバとして用いることも可能である。

[0028]

例えば、上記表示装置が、6インチVGAパネルだとすると、走査線2aを駆動するゲートドライバ(第2のシフトレジスタ)3の段数は480段になる。上記実施形態においては、第2のシフトレジスタ内の段が、6段ずつのグループに分けられるので、480段を6段ずつのグループに分けると、80のグループに分けられる。従って、各グループ内のクロック信号ラインの長さは、グループ分けをしない場合と較べて1/80になり、各グループ内のクロック信号ラインの配線容量および配線抵抗も1/80になる。クロック信号の遅延量は、単純計算では、配線容量×配線抵抗によって決まるので、1/6400になる。

[0029]

図4は、本発明の第2の実施形態におけるシフトレジスタ回路の構成図である。以下、この図を参照し、本実施形態の構成を説明するが、第1の実施形態と同一の構成には同一の符号を付し、その説明を省略するものとする。本実施形態の

シフトレジスタ回路は、奇数フィールドと偶数フィールドとをもつインターレース方式の表示装置に用いられる。このため、第1の実施形態における第2のシフトレジスタが2系統設けられている。以下、これらのシフトレジスタを、第2のシフトレジスタおよび第3のシフトレジスタと呼ぶ。第2のシフトレジスタと第3のシフトレジスタの構成は同一であり、第2のシフトレジスタは、奇数フィールド用で、段FO1、FO2、FO3、…を有し、第3のシフトレジスタは、偶数フィールド用で、段FE1、FE2、FE3、…を有する。

[0030]

第2のシフトレジスタおよび第3のシフトレジスタが有する段は、各シフトレジスタにおける連続する3つの段、合計で6つの段が1つのグループを形成している。例えば、第2のシフトレジスタが有する段FO1、FO2、FO3と、第3のシフトレジスタが有する段FE1、FE2、FE3との合計6つの段が、グループGr1を形成しており、第2のシフトレジスタが有する段FO4、FO5、FO6と、第3のシフトレジスタが有する段FE4、FE5、FE6との合計6つの段が、グループGr2を形成している。

[0031]

[0032]

グループGr1に供給されたクロック信号S1、S2、S3は、グループGr 1内の段FO1~FO3および段FE1~FE3を駆動する。第2のシフトレジ スタの初段FO1には、1パルスのみのスタートパルスSPOが入力され、第3 のシフトレジスタの初段FE1には、スタートパルスSPOとはタイミングが異なるが、やはり1パルスのみのスタートパルスSPEが入力される。これにより、第2のシフトレジスタからは、奇数フィールド用の信号GO1、GO2、GO3、…が出力され、第3のシフトレジスタからは、前記奇数フィールド用の信号とはタイミングが異なる、偶数フィールド用の信号GE1、GE2、GE3、…が出力される。これ以後の段についても同様の動作が行われる。

[0033]

本実施形態においても、第1のシフトレジスタの各段を、2パルスが連続する信号が通過した後は、段が出力するクロック信号は全てLowレベルに固定される。これと共に、クロック信号を入力している第2のシフトレジスタおよび第3のシフトレジスタにおいても、パルス通過後は、各段が出力する信号が全てLowレベルに固定される。すなわち、パルスが通過した不要な段は休止状態とされるので、シフトレジスタ回路の消費電力が節約される。

[0034]

図6は、本発明の第3の実施形態におけるシフトレジスタ回路の構成図である。以下、この図を参照し、本実施形態の構成を説明するが、第1の実施形態と同一の構成には同一の符号を付し、その説明を省略するものとする。本実施形態のシフトレジスタ回路においては、段F1、F2、F3、…、Fnによって構成される第2のシフトレジスタの各グループ内に、4本のクロック信号ラインが設けられている。例えば、第2のシフトレジスタの段F1~F6で構成されるグループGr1内には、4本のクロック信号ラインL1、L2、L3、L4が設けられている。これらのクロック信号ラインL1、L2、L3、L4には、第1のシフトレジスタの段F'1、F'2、F'3、F'4が出力するクロック信号S1、S2、S3、S4が供給される。なお、クロック信号S4は、次のグループGr2にも供給される。

[0035]

図7は、上記シフトレジスタ回路の動作を説明するためのタイミングチャートである。第1のシフトレジスタの初段F'1には、3パルスのみが連続するスタートパルスSP'が入力される。このパルスが、順次、次の段に送られ、第1の

シフトレジスタの各段 F' 1、 F' 2、 F' 3、 … から、 3 パルスのみが連続するクロック信号 S 1、 S 2、 S 3、 … が、異なる位相で出力される。クロック信号 S 1、 S 2、 S 3、 … は、第 2 のシフトレジスタにおける各グループに供給される。例えば、クロック信号 S 1、 S 2、 S 3、 S 4 は、第 2 のシフトレジスタにおけるグループ G F 1 に供給される。なお、クロック信号 S 4 は、次のグループ G F 2 にも供給される。

[0036]

グループGr1に供給されたクロック信号S1~S4は、グループGr1内の段F1~F6を駆動する。このとき、クロック信号S1とクロック信号S4とは同相であるが、タイミングが1周期ずれている。これにより、第1の実施形態で4パルス必要であった、第1のシフトレジスタのスタートパルスSP'を、本実施形態においては、3パルスに減らすことができる。第2のシフトレジスタの初段F1には、1パルスのみのスタートパルスSPが入力される。これにより、第2のシフトレジスタのグループGr1を構成する段F1~F6からは、順次、信号G1~G6が出力される。これ以後の段についても同様の動作が行われる。

[0037]

本実施形態においても、第1のシフトレジスタの各段を、3パルスが連続する信号が通過した後は、各段が出力するクロック信号は全てLowレベルに固定される。これと共に、クロック信号を入力している第2のシフトレジスタにおいても、パルス通過後は、各段が出力する信号が全てLowレベルに固定される。すなわち、パルスが通過した不要な段は休止状態とされるので、シフトレジスタ回路の消費電力が節約される。

[0038]

なお、例えば、クロック信号S1~S4に含まれるパルスにおいて、第2のシフトレジスタのグループGr1の動作に必要なパルスは、タイミングチャート中の波線で囲まれたパルスである。これ以外のパルスは不要なパルスであるが、第1の実施形態(図2)と比較すると、不要なパルスが減っている。前述したように、不要なパルスが、第2のシフトレジスタの動作に悪影響を与えることはないが、消費電力を低減させるという点から見ると、不要なパルスは少ない方がよい

。また、第2のシフトレジスタがTFT基板(ガラス基板)上に形成され、この第2のシフトレジスタがTFT(Thin Film Transistor)を含む場合には、このTFTへの電圧ストレスを小さくするという点から、不要なパルスは少ない方がよい。従って、本実施形態には、第1の実施形態と比較して、消費電力が少なく、第2のシフトレジスタがTFTを含む場合であっても、このTFTへの電圧ストレスが小さいので、信頼性が高いという利点がある。

[0039]

図8は、本発明の各実施形態における第2のシフトレジスタまたは第3のシフトレジスタを構成する段の内部回路を示す回路図である。この段は、前段が出力した信号Gi-1を入力する入力端子INと、後段へ送る信号Giを出力する出力端子OUTと、3相のクロック信号を入力する3つのクロック入力端子Ka、Kb、Kcとを有する。

[0040]

入力端子INは、ダイオードとして動作するMISトランジスタM1を介して、記憶素子として動作するコンデンサCの一端(A点)に接続されている。コンデンサCの他端は、出力端子OUTに接続されている。クロック入力端子Kaは、MISトランジスタM2のドレインに接続され、クロック入力端子Kbは、MISトランジスタM3およびM4のゲートに接続され、クロック入力端子Kcは、MISトランジスタM3およびM4のソースに接続されている。コンデンサCの一端(A点)は、MISトランジスタM2のゲートおよびMISトランジスタM3のドレインと接続されている。コンデンサCの他端すなわち出力端子OUTは、MISトランジスタM2のソースおよびMISトランジスタM4のドレインと接続されている。

[0041]

この段は、入力端子INから入力される入力信号Gi-1を記憶素子としてのコンデンサCに保持し、出力端子OUTから出力信号Giとして出力する。このとき、常にL(Lowレベル)の状態に保たれている接地ラインが段に接続されていなくても、クロック入力端子KbおよびKcをL(Lowレベル)にすれば、出力端子OUTから出力される信号GiをL(Lowレベル)に戻す(初期化

する)ことができる。

[0042]

ところで、アモルファスシリコンまたは多結晶シリコンを含む素材によって構成されたMISトランジスタのゲート・ソース間に、常に同じ向きに電圧が印加されると、このMISトランジスタの信頼性が低下する場合がある。

MISトランジスタM3およびM4のゲートに、電位がHighレベルまたは接地電位となるクロック信号が入力され、ソースに、常に接地電位に保たれている接地ラインが接続されていると仮定すると、ゲートの電位は、常にソースの電位以上となり、ゲート・ソース間の電圧の向きは常に一定となる。

これに対し、図8に示した段の構成によれば、MISトランジスタM3および M4のゲートに、電位がHighレベルまたは接地電位となるクロック信号が入力されると共に、ソースにも、電位がHighレベルまたは接地電位となるクロック信号が入力される。そして、これらのクロック信号は位相が異なるので、ゲート・ソース間の電圧の向きは時々刻々変動し、常に同じ向きに固定されることがない。従って、このMISトランジスタの信頼性が向上する。

[0043]

図9は、本発明の第4の実施形態におけるシフトレジスタ回路の構成を示すブロック図である。このシフトレジスタ回路は、複数の段F'1、F'2、F'3、…が縦列接続された第1のシフトレジスタと、複数の段F1、F2、F3、…が縦列接続され、かつ、連続する4つの段が1つのグループを形成している第2のシフトレジスタとを有する。第2のシフトレジスタにおいては、例えば、段F1~F4がグループGr1を形成しており、段F5~F8がグループGr2を形成しており、段F9~F12がグループGr3を形成している。

[0044]

第2のシフトレジスタ内の各グループに設けられた2つのクロック入力端子には、第1のシフトレジスタ内の連続する2つの段の出力端子から、2相のクロック信号が供給される。例えば、第2のシフトレジスタ内のグループGr1に設けられた2つのクロック入力端子T1、T2には、それぞれ、第1のシフトレジスタ内の連続する2つの段F'1、F'2の出力端子から出力される2相のクロッ

ク信号S1、S2が供給される。また、グループGr2のクロック入力端子T3、T4には、それぞれ、段F73、F74から出力されるクロック信号S3、S4が供給される。

[0045]

1つのグループ内の各段に設けられた2つのクロック入力端子は、それぞれ、1つのグループに設けられた2つのクロック入力端子のうちのいずれかに接続されている。例えば、グループGr1内の各段に設けられた2つのクロック入力端子は、それぞれ、グループGr1内のクロック信号ラインL1、L2のうちのいずれかに接続され、これらのクロック信号ラインL1、L2は、それぞれ、グループGr1に設けられた2つのクロック入力端子T1、T2に接続されている。グループGr1内のクロック信号ラインL1、L2は、他のグループ内のクロック信号ライン (例えば、グループGr2内のクロック信号ラインL1、L2は、他のグループ内のクロック信号ライン(例えば、グループGr2内のクロック信号ラインL3、L4)とは接続されていない。従って、1つのグループ内のクロック信号ラインが、第2のシフトレジスタ全体に引き回されることはない。

[0046]

グループ内のクロック信号ライン(例えば、グループGr1内のクロック信号ラインL1、L2)は、具体的には、TFT基板(ガラス基板)上に形成される配線なので配線抵抗が大きい。これに対し、第1のシフトレジスタ内の各段の出力端子(例えば、段F'1、F'2の出力端子)から、第2のシフトレジスタ内の各グループに設けられた2つのクロック入力端子(例えば、グループGr1に設けられた2つのクロック入力端子T1、T2)までの配線は、TCPにおける配線になるので、低抵抗配線材料を用いることができる。従って、1つのグループ内のクロック信号ラインを、第2のシフトレジスタ全体に引き回さないことによって、配線抵抗によるクロック信号の遅延を少なくすることができる。

[0047]

図10は、第1のシフトレジスタ内の各段F'1、F'2、F'3、F'4、…の内部構成を示す回路図である。第1のシフトレジスタは、双方向性シフトレジスタとなっていて、2相のクロック ϕ 1、 ϕ 2を用いて、第1のシフトレジスタ内の段に記憶されるクロック信号を、図における右または左に転送する。転送

の方向は、制御信号Rによって決定される。

[0048]

具体的には、第1のシフトレジスタは、制御信号RがHighレベルのとき、第1のシフトレジスタ内の段に記憶されるクロック信号を、図における左から右へ転送し、制御信号RがLowレベルのとき、第1のシフトレジスタ内の段に記憶されるクロック信号を、図における右から左へ転送する。

[0049]

第1のシフトレジスタ内の各段 F' 1、F' 2、F' 3、F' 4、…の内部構成を、段 F' 2を例に挙げて説明する。なお、段 F' 3、F' 4、…の内部構成は、段 F' 2の内部構成と同一なので説明を省略する。また、段 F' 1の内部構成も、後述する点以外は、段 F' 2の内部構成と同一である。

[0050]

段F'2は、4つのトランジスタQ1、Q2、Q3、Q4と、6つのインバータN1、N2、N3、N4、N5、N6と、4つの論理積ゲートA1、A2、A3、A4とを有する。トランジスタQ1とQ2とは直列に接続され、トランジスタQ3とQ4とは直列に接続されている。インバータN1の入力端子は、トランジスタQ1とQ2とが接続された点に接続され、インバータN1の出力端子は、トランジスタQ3とQ4とが接続された点に接続されている。インバータN2の入力端子は、トランジスタQ4の一端であって、トランジスタQ2の一端であって、トランジスタQ1と接続されていない端子に接続されている。

[0051]

トランジスタQ2の一端であって、トランジスタQ1と接続されていない端子は、インバータN3の入力端子に接続され、インバータN3とN4とは直列に接続され、インバータN4の出力端子からは、クロック信号S2が出力される。

[0052]

段F'2内のトランジスタQ1の一端であって、同じ段F'2内のトランジスタQ2と接続されていない端子は、前段F'1内のインバータN2の出力端子に接続され、段F'2内のトランジスタQ3の一端であって、同じ段F'2内のト

ランジスタQ4と接続されていない端子は、前段F'1内のインバータN2の入力端子に接続されている。

[0053]

段F'2内のインバータN2の出力端子は、次段F'3内のトランジスタQ1の一端であって、同じ段F'3内のトランジスタQ2と接続されていない端子に接続され、段F'2内のインバータN2の入力端子は、次段F'3内のトランジスタQ3の一端であって、同じ段F'3内のトランジスタQ4と接続されていない端子に接続されている。

[0054]

トランジスタQ1のゲートには、クロック ϕ 1と制御信号Rとの論理積をとった信号が入力される。トランジスタQ2のゲートには、クロック ϕ 1と制御信号Rの反転信号との論理積をとった信号が入力される。トランジスタQ3のゲートには、クロック ϕ 2と制御信号Rの反転信号との論理積をとった信号が入力される。トランジスタQ4のゲートには、クロック ϕ 2と制御信号Rとの論理積をとった信号が入力される。

[0055]

なお、段F'1の内部構成が、段F'2の内部構成と異なる点は、段F'1内のトランジスタQ1の一端であって、同じ段F'1内のトランジスタQ2と接続されていない端子に、スタートパルスSP1が入力される点と、段F'1内には、トランジスタQ3、論理積ゲートA3およびインバータN6がない点である。

[0056]

図11は、上記の第1のシフトレジスタの動作を示すタイミングチャートである。クロックφ1、φ2は、互いの位相が180°異なる2相のクロックである。この2相のクロックφ1、φ2が、第1のシフトレジスタに供給され、かつ、制御信号RがHighレベルの状態で、第1のシフトレジスタの初段F'1に1パルスのみのスタートパルスSP1が入力されると、このスタートパルスSP1を起源とするクロック信号は、右方向に転送される。クロック信号が右方向に2段転送された後に、制御信号RがLowレベルとされ、今度は、クロック信号は、左方向に転送される。クロック信号が左方向に1段転送された後に、制御信号

Rが再度Highレベルとされ、クロック信号は、右方向に3段転送される。以後、1段の左転送と、3段の右転送とが繰り返されることにより、第1のシフトレジスタから、図示したような波形のクロック信号S1、S2、S3、S4が得られる。

[0057]

図12は、第2のシフトレジスタ内の各段Fi+1、Fi+2、…の内部構成を示す回路図である。第2のシフトレジスタ内の各段Fi+1、Fi+2、…の内部構成を、段Fi+1を例に挙げて説明する。なお、段Fi+2、…の内部構成も、段Fi+1の内部構成と同一なので説明を省略する。

[0058]

段Fi+1は、前段から出力される信号Giを入力する入力端子INと、次段Fi+2へ送る信号Gi+1を出力する出力端子OUTと、第1のシフトレジスタが出力する2相のクロック信号Sn、Sn+1を入力する2つのクロック入力端子Ka、Kbと、次段Fi+2から出力されるパルス信号Gi+2を入力する端子Pとを有する。

[0059]

段Fi+1のクロック入力端子Kaにクロック信号Snが入力され、段Fi+1のクロック入力端子Kbにクロック信号Sn+1が入力された場合には、次段Fi+2のクロック入力端子Kaにはクロック信号Sn+1が入力され、次段Fi+2のクロック入力端子Kbにはクロック信号Snが入力される。

[0060]

例えば、段F1のクロック入力端子Kaにクロック信号S1が入力され、段F1のクロック入力端子Kbにクロック信号S2が入力された場合には、次段F2のクロック入力端子Kaにはクロック信号S2が入力され、次段F2のクロック入力端子Kbにはクロック信号S1が入力される。

[0061]

段Fi+1の入力端子INは、MISトランジスタM1を介して、記憶素子として動作するコンデンサCの一端(A点)に接続されている。コンデンサCの他端(B点)は、出力端子OUTに接続されている。クロック入力端子Kaは、M

ISトランジスタM1およびM5のゲートに接続され、クロック入力端子Kbは 、MISトランジスタM2のドレインに接続されている。コンデンサCの一端(A点)は、MISトランジスタM2のゲートおよびMISトランジスタM3のド レインと接続されている。コンデンサCの他端(B点)は、MISトランジスタ M2のソース、MISトランジスタM4およびM5のドレインと接続されている

[0062]

段Fi+1は、入力端子INから入力される信号Giを記憶素子としてのコン デンサCに保持し、出力端子OUTから信号Gi+1として出力する。従って、 段Fi+1、Fi+2、…が縦列接続された第2のシフトレジスタは、2相のク ロック信号Sn、Sn+1により、各段に保持された信号を順次右へ転送する。

[0063]

図13は、上記の第2のシフトレジスタの動作を示すタイミングチャートであ る。第2のシフトレジスタは、第1のシフトレジスタが出力するクロック信号S 1、S2、S3、S4、…を用いて、第2のシフトレジスタ内の初段F1に入力 されるスタートパルスSP2を起源とする信号を順次右へ転送し、図示した波形 の信号G1、G2、G3、G4、…を出力する。

[0064]

第2のシフトレジスタ内の各グループから信号が出力された後は、第1のシフ トレジスタから第2のシフトレジスタ内の各グループに入力されるクロック信号 は、全てLowレベルに固定される。例えば、第2のシフトレジスタ内のグルー プGr1から信号G1~G4が出力された後は、グループGr1に入力されるク ロック信号S1、S2は、いずれもLowレベルに固定される。すると、グルー プGr1内の全ての段F1~F4は休止状態となり、消費電力が節約され、段F 1~F4内のMISトランジスタに電圧ストレスがかかり続けることがなくなる ので、MISトランジスタの劣化が防止される。

[0065]

本実施形態におけるシフトレジスタ回路によって、例えば480本の走査線を 有する表示装置を駆動することが可能である。

2 1

[0066]

図14は、本発明の第5の実施形態におけるシフトレジスタ回路の構成を示すブロック図である。このシフトレジスタ回路は、複数の段F'1、F'2、F'3、F'4、…が縦列接続された第1のシフトレジスタと、複数の段F1、F2、F3、F4、…が縦列接続され、かつ、連続する6つの段が1つのグループを形成している第2のシフトレジスタとを有する。第2のシフトレジスタにおいては、例えば、段F1~F6がグループGr1を形成しており、段F7~F12がグループGr2を形成している。

[0067]

第2のシフトレジスタ内の各グループに設けられた2つのクロック入力端子には、第1のシフトレジスタ内の連続する2つの段の出力端子から、2相のクロック信号が供給される。例えば、第2のシフトレジスタ内のグループGr1に設けられた2つのクロック入力端子T1、T2には、それぞれ、第1のシフトレジスタ内の連続する2つの段F'1、F'2の出力端子から出力される2相のクロック信号S1、S2が供給される。また、グループGr2のクロック入力端子T3、T4には、それぞれ、段F'3、F'4から出力されるクロック信号S3、S4が供給される。

[0068]

上記以外のシフトレジスタ回路内の接続関係は、第4の実施形態と同様なので、説明を省略する。また、第1のシフトレジスタ内の各段F'1、F'2、F'3、F'4、…の内部構成や、第2のシフトレジスタ内の各段F1、F2、F3、F4、…の内部構成も、第4の実施形態と同様なので、説明を省略する。

[0069]

図15は、上記の第1のシフトレジスタの動作を示すタイミングチャートである。クロックφ1、φ2は、互いの位相が180°異なる2相のクロックである。この2相のクロックφ1、φ2が、第1のシフトレジスタに供給され、かつ、制御信号RがHighレベルの状態で、第1のシフトレジスタの初段F'1に1パルスのみのスタートパルスSP1が入力されると、このスタートパルスSP1を起源とするクロック信号は、右方向に転送される。クロック信号が右方向に2

段転送された後に、制御信号RがLowレベルとされ、クロック信号が左方向に 1段転送され、その後、制御信号Rが再度Highレベルとされ、クロック信号 が右方向に1段転送され、さらにその後、制御信号Rが再度Lowレベルとされ 、クロック信号が左方向に1段転送される。その後、制御信号Rが再度High レベルとされ、クロック信号が右方向に2段転送される。以後、1段の右転送、 1段の左転送、1段の右転送、1段の左転送、2段の右転送という動作を一組と する動作が繰り返されることにより、第1のシフトレジスタから、図示した波形 のクロック信号S1、S2、S3、S4が得られる。

[0070]

図16は、上記の第2のシフトレジスタの動作を示すタイミングチャートである。第2のシフトレジスタは、第1のシフトレジスタが出力するクロック信号S1、S2、S3、S4、…を用いて、第2のシフトレジスタ内の初段F1に入力されるスタートパルスSP2を起源とする信号を順次右へ転送し、図示した波形の信号G1、G2、G3、G4、…を出力する。

[0071]

本実施形態における第1のシフトレジスタ内の段数は、第2のシフトレジスタ内の段数の1/3とすることができるので、第1のシフトレジスタの回路規模を小さくすることができる。さらに、第2のシフトレジスタ内の段のグループ構成と、制御信号Rの波形パターンを変更することにより、第1のシフトレジスタ内の段数を、第2のシフトレジスタ内の段数の1/3以下、例えば1/4とすることもできる。

[0072]

図17は、本発明のシフトレジスタ回路を、表示装置のクロック発生回路およびゲートドライバ、またはクロック発生回路およびソースドライバとして用いた例を示す構成図である。この表示装置においては、クロック発生回路4aが出力するクロック信号が、TFT基板(表示装置基板)1上のゲートドライバ3に供給され、このゲートドライバ3が、表示エリア2内の走査線2aを駆動する。また、クロック発生回路4bが出力するクロック信号が、TFT基板(表示装置基板)1上のソースドライバ5aが出力する

走査信号SC1が、トランジスタ5bのゲートに印加される。トランジスタ5bは、走査信号SC1に応じて、表示エリア2内の信号線2bへのソース信号SC2の供給をオン、オフする。

[0073]

本発明の各実施形態における第1のシフトレジスタを、クロック発生回路4aとして、第2のシフトレジスタおよび第3のシフトレジスタを、走査線2aに走査信号SC3(各実施形態における信号G1、G2、…、または信号GO1、GO2、…およびGE1、GE2、…)を供給するゲートドライバ3として用いることができる。あるいは、第1のシフトレジスタを、クロック発生回路4bとして、第2のシフトレジスタを、トランジスタ5bのゲートに走査信号SC1(各実施形態における信号G1、G2、…)を印加するソースドライバ5aとして用いることもできる。

[0074]

図18は、本発明のシフトレジスタ回路を、イメージセンサのクロック発生回路およびゲートドライバ、またはクロック発生回路およびソースドライバとして用いた例を示す構成図である。このイメージセンサにおいては、図17に示した表示装置のTFT基板(表示装置基板)1上の表示エリア2における表示素子2dの代わりに、TFT基板(イメージセンサ基板)6上のセンサエリア7における受光素子7dが設けられている。これ以外の構成は、図17に示した表示装置と同様である。

[0075]

【発明の効果】

本発明によれば、第2のシフトレジスタにおける必要な段にのみクロック信号が供給され、低消費電力化が実現されると共に、第1のシフトレジスタが有する段の出力が、直接、第2のシフトレジスタに入力され、第1のシフトレジスタと第2のシフトレジスタとの間にゲート回路を介在させる必要がないので、シフトレジスタ回路全体での回路規模を小さくすることができる。

また、第2のシフトレジスタのグループ内の段が有するクロック入力端子が一 系統にまとめられ、従って、各グループが一組のクロック入力端子をもつごとに なるので、第2のシフトレジスタのためのクロック信号の配線が、第2のシフトレジスタの全域に引き回されることがなくなる。これにより、第2のシフトレジスタ内のクロック信号の配線が短くなるので、配線容量や配線抵抗によるクロック信号の遅延を減らすことができる。

[0076]

また、第2のシフトレジスタを複数系列設ければ、複数系列設けられた第2のシフトレジスタが有する段の出力で、表示装置における奇数フィールドおよび偶数フィールドを駆動することができるので、本発明のシフトレジスタ回路をインターレース駆動に用いることができる。また、奇数フィールドと偶数フィールドを切り替えるためにゲート回路を設ける必要がないので、回路規模を小さくすることができる。

[0077]

また、第2のシフトレジスタが有する段の出力がアクティブマトリクス回路の 走査信号とされれば、すなわちアクティブマトリクス回路のゲートドライバまた はソースドライバを上記のシフトレジスタ回路で構成すれば、ゲートドライバま たはソースドライバの回路規模を小さくすることができる。

[0078]

また、アクティブマトリクス回路および第2のシフトレジスタに含まれるMISトランジスタが、同一型のMISトランジスタによって構成されれば、製造プロセスが簡単になる。

[0079]

また、アモルファスシリコンまたは多結晶シリコンを含む素材によって構成されたMISトランジスタに、常に電圧が印加されると、このMISトランジスタの信頼性が低下する場合がある。本発明によれば、第2のシフトレジスタに含まれるMISトランジスタには、ほとんどの期間、電圧が印加されないので、信頼性低下の問題が起きない。

[0080]

また、第2のシフトレジスタと、アクティブマトリクス回路とを同一基板上に 形成すれば、第2のシフトレジスタとアクティブマトリクス回路との間の配線を 短くすることができる。

また、アクティブマトリクス回路(具体的には、表示装置等)は、一般にサイズが大きい。従って、第2のシフトレジスタと、アクティブマトリクス回路とを同一基板上に形成すれば、アクティブマトリクス回路のサイズに合わせて、第2のシフトレジスタのためのクロック信号の配線を長く引き回さなければならない。このとき、本発明によれば、第2のシフトレジスタ内のクロック信号の配線が短くなるので、配線容量や配線抵抗によるクロック信号の遅延を減らすことができる。または、第2のシフトレジスタ内のクロック信号の配線が短くなるので、その分、この配線の線幅を縮小することができる。その結果、アクティブマトリクス回路が表示装置である場合には、表示部として用いることができない無効エリア(額縁の部分)を小さくすることができる。

[0081]

また、第2のシフトレジスタの各段の状態を初期化するための初期状態レベルを、クロック入力端子のうちのいずれかから入力すれば、初期状態レベルを供給するためだけの配線(例えば、接地ライン)が不要になる。従って、第2のシフトレジスタに接続される配線が少なくなり、配線に必要な面積を小さくすることができる。

また、アモルファスシリコンまたは多結晶シリコンを含む素材によって構成されたMISトランジスタに、常に同じ向きに電圧が印加されると、このMISトランジスタの信頼性が低下する場合がある。MISトランジスタに、常に初期状態レベルに固定された配線からではなく、電位が時々刻々変動するクロック入力端子のうちのいずれかから、初期状態レベルが入力されれば、このMISトランジスタに印加される電圧の向きが、時々刻々変動し、同じ向きに固定されることがない。従って、このMISトランジスタの信頼性が向上する。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施形態におけるシフトレジスタ回路の構成図。
- 【図2】 本発明の第1の実施形態におけるシフトレジスタ回路の動作を説明するためのタイミングチャート。
 - 【図3】 本発明の第1の実施形態におけるシフトレジスタ回路を、表示装

置のクロック発生回路およびゲートドライバとして用いた例の構成図。

- 【図4】 本発明の第2の実施形態におけるシフトレジスタ回路の構成図。
- 【図5】 本発明の第2の実施形態におけるシフトレジスタ回路の動作を説明するためのタイミングチャート。
 - 【図6】 本発明の第3の実施形態におけるシフトレジスタ回路の構成図。
- 【図7】 本発明の第3の実施形態におけるシフトレジスタ回路の動作を説明するためのタイミングチャート。
 - 【図8】 本発明の各実施形態における第2のシフトレジスタまたは第3のシフトレジスタを構成する段の内部回路を示す回路図。
 - 【図9】 本発明の第4の実施形態におけるシフトレジスタ回路の構成を示すブロック図。
- 【図10】 本発明の第4の実施形態における第1のシフトレジスタ内の各段 F'1、F'2、F'3、F'4、…の内部構成を示す回路図。
- 【図11】 本発明の第4の実施形態における第1のシフトレジスタの動作を示すタイミングチャート。
- 【図12】 本発明の第4の実施形態における第2のシフトレジスタ内の各段Fi+1、Fi+2、…の内部構成を示す回路図。
- 【図13】 本発明の第4の実施形態における第2のシフトレジスタの動作を示すタイミングチャート。
- 【図14】 本発明の第5の実施形態におけるシフトレジスタ回路の構成を 示すブロック図。
- 【図15】 本発明の第5の実施形態における第1のシフトレジスタの動作を示すタイミングチャート。
- 【図16】 本発明の第5の実施形態における第2のシフトレジスタの動作 を示すタイミングチャート。
- 【図17】 本発明のシフトレジスタ回路を、表示装置のクロック発生回路 およびゲートドライバ、またはクロック発生回路およびソースドライバとして用 いた例を示す構成図。
 - 【図18】 本発明のシフトレジスタ回路を、イメージセンサのクロック発

生回路およびゲートドライバ、またはクロック発生回路およびソースドライバと して用いた例を示す構成図。

【図19】 従来のシフトレジスタ回路の一例を示す回路図。

【図20】 従来のシフトレジスタ回路の動作を説明するためのタイミングチャート。

【符号の説明】

F1、F2、F3、…、Fn 段

F'1、F'2、F'3、…、F'm 段

Gi-1、Gi、Gi+1、Gi+2、… 信号

S1、S2、S3、… クロック信号

SC1、SC3 走査信号

SC2 ソース信号

SP、SP1、SP2 スタートパルス

SP' スタートパルス

IN 入力端子

OUT 出力端子

Ka、Kb、Kc クロック入力端子

T1、T2、T3 クロック入力端子

M1、M2、M3、M4、M5 MISトランジスタ

C コンデンサ

Q1、Q2、Q3、Q4 トランジスタ

N1、N2、N3、N4、N5、N6 インバータ

A1、A2、A3、A4 論理積ゲート

 $\phi 1$, $\phi 2$ $D \cup D \cup D$

R 制御信号

L1、L2、L3、L4、L5、L6 クロック信号ライン

Grl、Gr2、Gr3、··· グループ


- 1 TFT基板(ガラス基板、表示装置基板)
- 2 表示エリア

特2001-208160


- 2 a 走査線
- 2 b 信号線
- 2 c MISトランジスタ
- 2 d 表示素子
- 3 ゲートドライバ (第2のシフトレジスタ、第3のシフトレジスタ)
- 4 TCP
- 4 a、4 b クロック発生回路(第1のシフトレジスタ)
- 5、5a ソースドライバ (第2のシフトレジスタ)
- 5 b トランジスタ
- 6 TFT基板 (イメージセンサ基板)
- 7 センサエリア
- 7 d 受光素子

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】



【図19】



【図20】



【書類名】 要約書

【要約】

【課題】 第2のシフトレジスタに選択的にクロック信号を供給し、消費電力を 低減させると共に、回路規模も小さく、また、トランジスタの信頼性が低下する こともないシフトレジスタ回路を提供する。

【解決手段】 縦続接続された複数の段下'1、下'2、…を有する第1のシフトレジスタと、この第1のシフトレジスタより多くの段下1、下2、…を有する第2のシフトレジスタとを有し、前記第2のシフトレジスタが有する段下1、下2、…は、連続する段によって構成されるグループGr1、Gr2、…に分けられ、前記第1のシフトレジスタが有する各段下'1、下'2、…は、第2のシフトレジスタ内の各グループGr1、Gr2、…を構成する段下1、下2、…に、クロック信号S1、S2、…として、互いに位相が異なる、所定パルス数のみ連続するパルス列を出力する構成とした。

【選択図】 図1

認定・付加情報

特許出願の番号 特願2001-208160

受付番号 50101005414

書類名特許願

担当官 第一担当上席 0090

作成日 平成13年 7月17日

<認定情報・付加情報>

【特許出願人】

【識別番号】 000010098

【住所又は居所】 東京都大田区雪谷大塚町1番7号

【氏名又は名称】 アルプス電気株式会社

【代理人】 申請人

【識別番号】 100064908

· 【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 志賀 正武

【選任した代理人】

【識別番号】 100108578

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 高橋 詔男

【選任した代理人】

【識別番号】 100089037

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 渡邊 降

【選任した代理人】

【識別番号】 100101465

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 青山 正和

【選任した代理人】

【識別番号】 100094400

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

次頁有

認定・付加情報 (続き)

【氏名又は名称】

鈴木 三義

【選任した代理人】

【識別番号】

100107836

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】

西 和哉

【選任した代理人】

【識別番号】

100108453

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】

村山 靖彦

出願人履歴情報

識別番号

[000010098]

1. 変更年月日

1990年 8月27日

[変更理由]

新規登録

住 所

東京都大田区雪谷大塚町1番7号

氏 名

アルプス電気株式会社